kicad/xmas.pro

   1 update=1/2/2020 5:00:46 PM\r
   2 version=1\r
   3 last_client=kicad\r
   4 [general]\r
   5 version=1\r
   6 RootSch=\r
   7 BoardNm=\r
   8 [cvpcb]\r
   9 version=1\r
  10 NetIExt=net\r
  11 [eeschema]\r
  12 version=1\r
  13 LibDir=\r
  14 [eeschema/libraries]\r
  15 [pcbnew]\r
  16 version=1\r
  17 PageLayoutDescrFile=\r
  18 LastNetListRead=xmas.net\r
  19 CopperLayerCount=2\r
  20 BoardThickness=1.6\r
  21 AllowMicroVias=0\r
  22 AllowBlindVias=0\r
  23 RequireCourtyardDefinitions=0\r
  24 ProhibitOverlappingCourtyards=1\r
  25 MinTrackWidth=0.2\r
  26 MinViaDiameter=0.4\r
  27 MinViaDrill=0.3\r
  28 MinMicroViaDiameter=0.2\r
  29 MinMicroViaDrill=0.09999999999999999\r
  30 MinHoleToHole=0.25\r
  31 TrackWidth1=0.25\r
  32 TrackWidth2=0.3\r
  33 ViaDiameter1=0.8\r
  34 ViaDrill1=0.4\r
  35 dPairWidth1=0.2\r
  36 dPairGap1=0.25\r
  37 dPairViaGap1=0.25\r
  38 SilkLineWidth=0.15\r
  39 SilkTextSizeV=1\r
  40 SilkTextSizeH=1\r
  41 SilkTextSizeThickness=0.15\r
  42 SilkTextItalic=0\r
  43 SilkTextUpright=1\r
  44 CopperLineWidth=0.2\r
  45 CopperTextSizeV=1.5\r
  46 CopperTextSizeH=1.5\r
  47 CopperTextThickness=0.3\r
  48 CopperTextItalic=0\r
  49 CopperTextUpright=1\r
  50 EdgeCutLineWidth=0.09999999999999999\r
  51 CourtyardLineWidth=0.05\r
  52 OthersLineWidth=0.15\r
  53 OthersTextSizeV=1\r
  54 OthersTextSizeH=1\r
  55 OthersTextSizeThickness=0.15\r
  56 OthersTextItalic=0\r
  57 OthersTextUpright=1\r
  58 SolderMaskClearance=0\r
  59 SolderMaskMinWidth=0\r
  60 SolderPasteClearance=0\r
  61 SolderPasteRatio=-0\r
  62 [pcbnew/Layer.F.Cu]\r
  63 Name=F.Cu\r
  64 Type=0\r
  65 Enabled=1\r
  66 [pcbnew/Layer.In1.Cu]\r
  67 Name=In1.Cu\r
  68 Type=0\r
  69 Enabled=0\r
  70 [pcbnew/Layer.In2.Cu]\r
  71 Name=In2.Cu\r
  72 Type=0\r
  73 Enabled=0\r
  74 [pcbnew/Layer.In3.Cu]\r
  75 Name=In3.Cu\r
  76 Type=0\r
  77 Enabled=0\r
  78 [pcbnew/Layer.In4.Cu]\r
  79 Name=In4.Cu\r
  80 Type=0\r
  81 Enabled=0\r
  82 [pcbnew/Layer.In5.Cu]\r
  83 Name=In5.Cu\r
  84 Type=0\r
  85 Enabled=0\r
  86 [pcbnew/Layer.In6.Cu]\r
  87 Name=In6.Cu\r
  88 Type=0\r
  89 Enabled=0\r
  90 [pcbnew/Layer.In7.Cu]\r
  91 Name=In7.Cu\r
  92 Type=0\r
  93 Enabled=0\r
  94 [pcbnew/Layer.In8.Cu]\r
  95 Name=In8.Cu\r
  96 Type=0\r
  97 Enabled=0\r
  98 [pcbnew/Layer.In9.Cu]\r
  99 Name=In9.Cu\r
 100 Type=0\r
 101 Enabled=0\r
 102 [pcbnew/Layer.In10.Cu]\r
 103 Name=In10.Cu\r
 104 Type=0\r
 105 Enabled=0\r
 106 [pcbnew/Layer.In11.Cu]\r
 107 Name=In11.Cu\r
 108 Type=0\r
 109 Enabled=0\r
 110 [pcbnew/Layer.In12.Cu]\r
 111 Name=In12.Cu\r
 112 Type=0\r
 113 Enabled=0\r
 114 [pcbnew/Layer.In13.Cu]\r
 115 Name=In13.Cu\r
 116 Type=0\r
 117 Enabled=0\r
 118 [pcbnew/Layer.In14.Cu]\r
 119 Name=In14.Cu\r
 120 Type=0\r
 121 Enabled=0\r
 122 [pcbnew/Layer.In15.Cu]\r
 123 Name=In15.Cu\r
 124 Type=0\r
 125 Enabled=0\r
 126 [pcbnew/Layer.In16.Cu]\r
 127 Name=In16.Cu\r
 128 Type=0\r
 129 Enabled=0\r
 130 [pcbnew/Layer.In17.Cu]\r
 131 Name=In17.Cu\r
 132 Type=0\r
 133 Enabled=0\r
 134 [pcbnew/Layer.In18.Cu]\r
 135 Name=In18.Cu\r
 136 Type=0\r
 137 Enabled=0\r
 138 [pcbnew/Layer.In19.Cu]\r
 139 Name=In19.Cu\r
 140 Type=0\r
 141 Enabled=0\r
 142 [pcbnew/Layer.In20.Cu]\r
 143 Name=In20.Cu\r
 144 Type=0\r
 145 Enabled=0\r
 146 [pcbnew/Layer.In21.Cu]\r
 147 Name=In21.Cu\r
 148 Type=0\r
 149 Enabled=0\r
 150 [pcbnew/Layer.In22.Cu]\r
 151 Name=In22.Cu\r
 152 Type=0\r
 153 Enabled=0\r
 154 [pcbnew/Layer.In23.Cu]\r
 155 Name=In23.Cu\r
 156 Type=0\r
 157 Enabled=0\r
 158 [pcbnew/Layer.In24.Cu]\r
 159 Name=In24.Cu\r
 160 Type=0\r
 161 Enabled=0\r
 162 [pcbnew/Layer.In25.Cu]\r
 163 Name=In25.Cu\r
 164 Type=0\r
 165 Enabled=0\r
 166 [pcbnew/Layer.In26.Cu]\r
 167 Name=In26.Cu\r
 168 Type=0\r
 169 Enabled=0\r
 170 [pcbnew/Layer.In27.Cu]\r
 171 Name=In27.Cu\r
 172 Type=0\r
 173 Enabled=0\r
 174 [pcbnew/Layer.In28.Cu]\r
 175 Name=In28.Cu\r
 176 Type=0\r
 177 Enabled=0\r
 178 [pcbnew/Layer.In29.Cu]\r
 179 Name=In29.Cu\r
 180 Type=0\r
 181 Enabled=0\r
 182 [pcbnew/Layer.In30.Cu]\r
 183 Name=In30.Cu\r
 184 Type=0\r
 185 Enabled=0\r
 186 [pcbnew/Layer.B.Cu]\r
 187 Name=B.Cu\r
 188 Type=0\r
 189 Enabled=1\r
 190 [pcbnew/Layer.B.Adhes]\r
 191 Enabled=1\r
 192 [pcbnew/Layer.F.Adhes]\r
 193 Enabled=1\r
 194 [pcbnew/Layer.B.Paste]\r
 195 Enabled=1\r
 196 [pcbnew/Layer.F.Paste]\r
 197 Enabled=1\r
 198 [pcbnew/Layer.B.SilkS]\r
 199 Enabled=1\r
 200 [pcbnew/Layer.F.SilkS]\r
 201 Enabled=1\r
 202 [pcbnew/Layer.B.Mask]\r
 203 Enabled=1\r
 204 [pcbnew/Layer.F.Mask]\r
 205 Enabled=1\r
 206 [pcbnew/Layer.Dwgs.User]\r
 207 Enabled=1\r
 208 [pcbnew/Layer.Cmts.User]\r
 209 Enabled=1\r
 210 [pcbnew/Layer.Eco1.User]\r
 211 Enabled=1\r
 212 [pcbnew/Layer.Eco2.User]\r
 213 Enabled=1\r
 214 [pcbnew/Layer.Edge.Cuts]\r
 215 Enabled=1\r
 216 [pcbnew/Layer.Margin]\r
 217 Enabled=1\r
 218 [pcbnew/Layer.B.CrtYd]\r
 219 Enabled=1\r
 220 [pcbnew/Layer.F.CrtYd]\r
 221 Enabled=1\r
 222 [pcbnew/Layer.B.Fab]\r
 223 Enabled=1\r
 224 [pcbnew/Layer.F.Fab]\r
 225 Enabled=1\r
 226 [pcbnew/Layer.Rescue]\r
 227 Enabled=0\r
 228 [pcbnew/Netclasses]\r
 229 [pcbnew/Netclasses/Default]\r
 230 Name=Default\r
 231 Clearance=0.2\r
 232 TrackWidth=0.25\r
 233 ViaDiameter=0.8\r
 234 ViaDrill=0.4\r
 235 uViaDiameter=0.3\r
 236 uViaDrill=0.1\r
 237 dPairWidth=0.2\r
 238 dPairGap=0.25\r
 239 dPairViaGap=0.25\r
 240 [schematic_editor]\r
 241 version=1\r
 242 PageLayoutDescrFile=\r
 243 PlotDirectoryName=\r
 244 SubpartIdSeparator=0\r
 245 SubpartFirstId=65\r
 246 NetFmtName=Pcbnew\r
 247 SpiceAjustPassiveValues=0\r
 248 LabSize=50\r
 249 ERC_TestSimilarLabels=1\r